电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. FPGA VHDL、verilog哪种语言比较常用和易学
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

FPGA VHDL、verilog哪种语言比较常用和易学

最帅的廖先生 2018-12-01 浏览量：1420
FGPA/CPLD
收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案

  • 肯定是verilog，原子新出的FPGA开发板也是verilog的，难度相对VHDL要简单。

    • 发布于 2018-12-25
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：5
  • 这两种都常用（有不同厂商体系支持），也都不是太易学
    • 发布于2018-12-03
    • 举报
    • 评论 0
    • 0
    • 0

  • 个人比较喜欢用verilog，其实两种语言差不多的，基本的思想是一样的
    • 发布于2018-12-11
    • 举报
    • 评论 0
    • 0
    • 0

  • verilog好学，现在都是学这个的，以前只有vhdl没有办法
    • 发布于2019-01-04
    • 举报
    • 评论 0
    • 0
    • 0

  • 其实都是差不多的，语言不是关键，关键的是编程的思想
    • 发布于2019-01-10
    • 举报
    • 评论 0
    • 0
    • 0

  • VHDL相对来说还是简单一点，也更容易理解一点
    • 发布于2019-01-12
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

FPGA VHDL、verilog哪种语言比较常用和易学