• 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

画DDR时,时序控制这块怎么画?

huihui163 2019-03-20 浏览量:640
画DDR时,时序控制这块怎么画?远离那些器件,怎么防止干扰
0 0 收起

我来回答

上传资料:
选择文件 文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
  • 对于使用到DDR的板子,应该是没有大功率器件的吧,主要是远离晶振的吧。

    至于时序,要做好等长与差分的规则

    还要最好是遵循3W原则,尤其是差分的时钟线,最好是与其他的信号尽量有比较大的间距,3W是基本间距了。

    还有一种方式,是把时钟线单独布在一个层上,但可能是使用更多层的板子了。包地处理也是可以试试的

    • 发布于 2019-03-20
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量:7
  • 数据时钟控制线等长就可以了,原理晶振,需要加匹配电阻
    • 发布于2019-03-20
    • 举报
    • 评论 0
    • 0
    • 0

  • 设置好等长与差分的规则就可以了,之后按规则布线
    • 发布于2019-03-20
    • 举报
    • 评论 0
    • 0
    • 0

  • DDR 的布线都是要等长的,时钟与控制信号的长度要是一样的,还要是差分的
    • 发布于2019-03-20
    • 举报
    • 评论 0
    • 0
    • 0

  • DDR的时序控制即时钟线是一种超高频脉冲电平变化的线,首先原远离电源供电,其次使用RC滤波防止杂波干扰,最后等长布线。

    • 发布于2019-03-21
    • 举报
    • 评论 0
    • 0
    • 0

  • DDR的走线本身要求尽可能短,直接贴在CPU旁边就行,远离高频电路和电源。然后DDR走线要严格等长

    • 发布于2019-03-22
    • 举报
    • 评论 0
    • 0
    • 0

  • 一般DDR都是有芯片厂家给定模版的,如果没有那么时序等长和阻抗要控制严格,DDR数据线要隔离铺铜来减少地干扰,周围也不放置其它干扰器件,滤波电容也不能少尽量放满,然后信号时序和Timing前仿真也可以用来探讨PCB上时序和走线是否满足匹配关系!
    • 发布于2019-04-14
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

画DDR时,时序控制这块怎么画?