这个要看怎么区分原理图设计。
原理图设计也可以分很多阶段。
简单的原理框图、模块图等等设计不需要详细的时钟分配图；但如果是数字电路，进一步设计时可能就需时钟分配图（可能还是一个大概的）来标识各个模块的时钟需求啦，以方便后续设计工作。
总之原理图设计是一个逐渐细化的过程，在某个阶段可能需要时钟方面信息时，就需要考虑时钟来源问题，从而补充时钟分配图啦（它可以更好的实现时钟源选择）。
