电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. FPGA有那么多的时钟输入引脚，分别都是干嘛的
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

FPGA有那么多的时钟输入引脚，分别都是干嘛的

牛妞小小 2020-11-14 浏览量：1831
FPGA有那么多的时钟输入引脚，分别都是干嘛的，在画板子的时候该选择那个引脚为主时钟引脚。
FGPA/CPLD
0 0 收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案
  • 因为fpga是可以多时钟操作的，所以根据你的程序决定用哪个时钟脚，可以理解为一个时钟对应一个电路模块
    • 发布于 2020-11-15
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：3
  • 那些是为FPGA内部各个子系统提供不同频率的时钟的，它内部各子系统需要的时钟不完全一样
    • 发布于2020-11-15
    • 举报
    • 评论 0
    • 0
    • 0

  • 这个都是可以的，可以在软件上进行设置，就像他的IO口的功能一样，可以用软件，程序随意设置的
    • 发布于2020-11-16
    • 举报
    • 评论 0
    • 0
    • 0

  • 这种时钟引脚是没有固定的，任意选择都可以使用，只需要根据你的实际需求来选择即可
    • 发布于2020-11-29
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

FPGA有那么多的时钟输入引脚，分别都是干嘛的