电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. DDR3布局布线问题
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

DDR3布局布线问题

汉云 2018-10-24 浏览量：1167

如下这两片的DDR，从芯片出来，100mil不到，就到了DDR芯片，由于芯片的引脚间距问题，是无法达到3W规则的，这种都是怎么布线的，可以不按3W布线的么？

还是说，这些都是10层以上的板子，要使用埋孔与半孔呢？


捕获adfq34fa.JPG
EDA/PCB
0 0 收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案

  • 这种小的面积上走DDR的30多条线，还要3W，是很难的，唯一的就是板子的层数很多，8层以上，最好是10层的才可以走得开。

    但是有时也可以使用2W的，

    • 发布于 2018-11-20
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：6
  • 导线在芯片地下走线的宽度，和芯片外的宽度是不一样的
    • 发布于2018-10-24
    • 举报
    • 评论 0
    • 1
    • 0

  • 走中间层，然后用埋孔处理走线，需要等长布线
    • 发布于2018-10-24
    • 举报
    • 评论 0
    • 0
    • 0

  • 3W 只是电源线按3W走，多层板中间有电源层跟接地层，信号线没必要3W吧，所以只需要保证电源层到IC的走线满足就行，而且往往IC不止一个电源引脚，所以，总共3W还是比较好实现的
    • 发布于2018-10-24
    • 举报
    • 评论 0
    • 0
    • 0

  • 3W是什么意思，导线中心间距为3倍线宽，这种出现都在内层或者背面，只要等长和匹配能达到就行，DDR的距离肯定越近越难饶等长，一般走线都是推荐3W，或者近似，DDR等长规则都是设置的3W一般！
    • 发布于2018-10-24
    • 举报
    • 评论 0
    • 0
    • 0

  • 在高速布线中，比如时钟信号，3W还满足不了需求，可能需要走4W、5W，这个看你的设计了
    • 发布于2018-10-25
    • 举报
    • 评论 0
    • 0
    • 0

  • 这种有面积要求的PCB，一般层数会比较多，这种需要配合埋孔盲孔使用，要达到3W规则，肯定要扩大PCB面积
    • 发布于2018-10-31
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

DDR3布局布线问题