變數值reg合成出Register logic是可以看的
這些是根據您的設計來產生,本身並沒有一定會產生register
有可能產生latch,但可能狀態會不一致/不同步,Debug上較困難
所以要避免產生latch
以上供您參考
你指的是用nios ii那些软核系统吗？那个直接用eclipse的开发环境就能够查看
FPGA的硬件描述语言不存在寄存器这种说法的，只有FPGA的软核才有寄存器
