首先理解组合逻辑和时序逻辑,学会使用一门硬件描述语言去描述硬件电路,比如Verilog HDL。
使用硬件思维方式,也就是说Verilog HDL编写出的代码是与一块块硬件模块相对应,牢记可综合Verilog HDL与电路结构一一对应的关系,要对需要实现的硬件电路了如指掌,才能去用FPGA做实现。接下来就是学会写testbench去验证自己写的电路工作是否正常稳定。
如果过了语言关,接下来就是各种优化需要掌握,比如时序约束,比如电路的性能指标等等。
接下来就是根据具体项目需求去学习,比如调用某个IP核、写一个IP核、掌握软核(niosII)的使用或者自己用状态机编写一个简易的软核、写一个IP核挂在Avalon总线上……
祝学习愉快!