电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. verglog和VHDL两者有什么区别，学习哪种比较好？
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

verglog和VHDL两者有什么区别，学习哪种比较好？

烽火连城永不止 2019-10-20 浏览量：967
verglog和VHDL两者有什么区别，学习哪种比较好？
FGPA/CPLD
0 0 收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案
  • Verilog和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL的逻辑综合就较之Verilog要出色一些。所以，Verilog HDL作重强调集成电路的综合，而VHDL强调于组合逻辑的综合​
    • 发布于 2019-10-21
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：1
  • 以前开发都是用vhdl，现在新出来板子例程都是用verglog语言，所以现在学习verglog比较好
    • 发布于2019-10-20
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

verglog和VHDL两者有什么区别，学习哪种比较好？