逻辑上没有区别，本质上应该有所区别。
C语言的是 一个代码执行块，然后通过判断 某个标志值，判断是否继续进入循环起点，或者退出
而verilog是硬件编程，代码块部分其实最终转化为一块硬件逻辑处理区域，它接收输入，并产生输出，判断标志也是一种输入，或者可以是另外一层的输入去控制 是否持续对这块硬件逻辑 产生输入并接收输出。
