数字信号处理流程中的晶振其实可以算作一种动力源,速度越快,处理的速度越快,但正如车子不能超速一样,数字系统也不能过于超速,否则会翻车。
在FPGA中也一样,它有适配的频率范围,就涉及到晶振的选择,以达到合适的频率,此外很多信号输入输出还会与其他模块进行通信交互,这就需要有匹配的频率标准,这些限定了晶振的选择需要在范围内(甚至是唯一可选频率),还需要足够稳定。
如果单纯的FPGA处理信息(不涉及外部通信,内部处理也没有定时需要)则只有FPGA不失控的限制时,频率是越高越好的。
是会的,看晶振的参数,ppm还有温度的影响
FPGA一般是使用的有源晶振,根据不同的功率与性能要求,选择10ppm到20ppm的
还有就是频率的大小选择,这个要看你的FPGA芯片支持多大的,与PLL的配置