已解决 73482 个问题
已帮助 5993 位优秀工程师

用Altera_Cpld作了一个186 控制sdram的控制接口, 发现问题：

qiuqiu 2015-07-09 浏览量：826

用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口, 发现问题：要使得sdram读写正确, 必须把186(主CPU)的clk送给sdram, 而不能把clk经cpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在xilinx器件上没有问题. 这是怎么回事？

FGPA/CPLD

0 0 收起

我来回答

最佳答案

格古落
建议将所有控制和时钟信号都从PLD输出, 因为SDRAM对时钟偏移(clock skew)很敏感, 而Altera的器件PLL允许对时钟频率和相位都进行完全控制. 因此, 对于所有使用SDRAM的设计, Altera的器件PLL必须生成SDRAM时钟信号.
要利用SDRAM作为数据或程序存储地址来完成设计, 是采用MegaWizard还是Plug-In Manager来将一个PLL在采用Quartus II软件的设计中的顶层示例？可以选择创建一个新的megafuntion变量, 然后在Plug-In manager中创建ALTCLKLOCK(I/P菜单)变量. 可以将PLL设置成多个, 或是将输入划分开来, 以适应设计需求. 一旦软件生成PLL, 将其在设计中示例, 并使用PLL的“Clock”输出以驱动CPU时钟输入和输出IP引脚.
- 发布于 2015-07-09
- 举报
- 评论 0
- 0
- 0

其他答案数量：2

youzizhile
应该是时序经过器件之后发生了时序偏移
- 发布于2015-07-11
- 举报
- 评论 0
- 0
- 0

邱云平
时序的问题吧
- 发布于2015-07-13
- 举报
- 评论 0
- 0
- 0

问题达人换一批

文章 知识经验换现金

换一批

用Altera_Cpld作了一个186 控制sdram的控制接口, 发现问题：

我来回答

相关问题

问题达人换一批

文章 知识经验换现金

我要举报该内容，理由是：

文章知识经验换现金