今日热门

0

回答

实验中。分模块

f242938b6fa220f7 2020-02-12 阅读:483

1

回答

命令行调用USBDM,路径里面有空格怎么办?

d2c8feaf902e3660 2020-01-19 阅读:601

0

回答

不是axi协议的

67048eab081b8a4e 2020-01-04 阅读:679

1

回答

使用fpga实现串口8比特的数据转换为6比特并行数据的方法,采用哪种更节省资源

liubo 2019-12-23 阅读:1367

1

回答

cpld可以做什么?

a3d8eaf0df62a9b8 2019-12-22 阅读:715

6

回答

FPGA如何产生VGA信号

清清河边草 2019-12-18 阅读:787

8

回答

FPGA的功耗是不是比较高

这是经国 2019-12-16 阅读:1175

10

回答

altera和xilinx FPGA内部集成逻辑门是一样的么?有什么区别?

豆豆是小狗 2019-12-14 阅读:860

7

回答

ISE和vivo都可以开发xilinx FPGA,如何选择?

清风拂面 2019-12-13 阅读:1207

8

回答

正在计划自己画一块FPGA板,正在选芯片,不知道哪个型号的芯片比较有前景呢,最好比较长时间不要过时为好

汉云 2019-12-12 阅读:1266

5

回答

FPGA上的差分信号,没有明确的定义哪种通讯,也就是可以用在网口上,USB上,HDMI,DDR上,等等,这些用到差分信号的地方,在软件上进行定义么

呵国家啊 2019-12-11 阅读:1070

5

回答

FPGA烧写Flash时,是哪一方提供的Flash通讯时序,FPGA芯片,还是上位机软件

莱克迷KW 2019-12-10 阅读:721

0

回答

module MyDFFA(DCPRdSdOON);  input DCPRdSd;  output OON;  reg OON;  assign ON=!O;    always @(posedge CP or negedge Rd or negedge Sd)  begin   if(!Rd)   O <= 0;   else if(!Sd)   O <= 1;   else   O <= D;  end  always @(O)  begin   ON <= !O;  end endmodule这段代码实现一个D触发器,代码中两段加下划线的代码我认为功能都是一样的,只有第一段的情况下代码会报错,只有第二段的情况下代码正确,这是为什么呢,那么正确语法为什么不允许用第一种呢?

c63733bac38c1420 2019-12-08 阅读:938

4

回答
何为交流电? FGPA/CPLD

何为交流电,FPGA和CPU通信引脚通过电容实现高速交流耦合,电平标准是什么样的

超级流水线 2019-12-07 阅读:695

3

回答

TB6560步进电机驱动用什么原理可以控制输出电压的大小?

41d1bb33aee6b484 2019-12-06 阅读:666

5

回答

最近接触的板子有FPGA的,需要写程序,但是好像不太好下载xilinx的软件,动辄就好几个G大小,下到一半就卡住不动了,有没有哪儿可以找到ise软件的?

shakencity 2019-12-05 阅读:769

5

回答

FPGA在算法方面和DSP对比有优势么?

FPGA小菜鸟 2019-12-04 阅读:870

5

回答

FPGA怎么调节蜂鸣器的音量高低啊?

lixiang 2019-11-25 阅读:2091

4

回答

如何判断cpld芯片所引起的故障问题?

48e0313c8ce5726c 2019-11-21 阅读:1419

3

回答

xlinx BPI flash烧写程序需要选择什么?

b6125f93b7a1afeb 2019-11-21 阅读:1133
  • 帮助人数
  • 0
  • 获得赞数
  • 0
  • 一周积分
  • 0

问题达人换一批

本月问答

排名
用户名
问答积分
< >