用Altera_Cpld作了一个186 控制sdram的控制接口, 发现问题:

  • qiuqiu
  • LV5工程师
  • |      2015-07-09 16:10:08
  • 浏览量 730
  • 回复:3

 Altera_Cpld作了一个186(主CPU)控制sdram的控制接口, 发现问题:要使得sdram读写正确, 必须把186(CPU)clk送给sdram, 而不能把clkcpld的延时送给sdram. 两者相差仅仅4ns. 而时序通过逻辑分析仪测试没有问题. 此程序在xilinx器件上没有问题. 这是怎么回事?

  • 0
  • 收藏
  • 举报
  • 分享
我来回复

登录后可评论,请 登录注册

所有回答 数量:3
冰山一角 2015-07-13
时序的问题吧
0   回复
举报
发布
youzizhile 2015-07-11
应该是时序经过器件之后发生了时序偏移
0   回复
举报
发布
格古落 2015-07-09
建议将所有控制和时钟信号都从PLD输出, 因为SDRAM对时钟偏移(clock skew)很敏感, 而Altera的器件PLL允许对时钟频率和相位都进行完全控制. 因此, 对于所有使用SDRAM的设计, Altera的器件PLL必须生成SDRAM时钟信号. 
要利用SDRAM作为数据或程序存储地址来完成设计, 是采用MegaWizard还是Plug-In Manager来将一个PLL在采用Quartus II软件的设计中的顶层示例?可以选择创建一个新的megafuntion变量, 然后在Plug-In manager中创建ALTCLKLOCK(I/P菜单)变量. 可以将PLL设置成多个, 或是将输入划分开来, 以适应设计需求. 一旦软件生成PLL, 将其在设计中示例, 并使用PLL的“Clock”输出以驱动CPU时钟输入和输出IP引脚. 

0   回复
举报
发布
x
收藏成功!点击 我的收藏 查看收藏的全部帖子