电子芯吧客
电子芯吧客
电子工程师技术服务社区
全部
问答
试用
文章
评测
下载
样片
Spice 噪声分析导论笔记       本章中使用电路仿真包“TINA Spice”来分析运放电路,本章内容,介绍TINA噪声分析并且展示对运放宏模型可以精确模拟噪声的证明过程 TINA Spice中运行噪声分析 运行噪声分析前,最好先运行DC节点分析来保证电路连接正确(别到头来发现电路都给画错了那就很有挫败感了),如果设备工...
陌路绝途 2014-06-17 16:21:17 浏览量:1715
Type-C全称USB Type-C接口,是一种全新的USB接口形式,它伴随最新的USB3.1标准横空出世。 何为USB Type-C 2013年12月,USB 3.0推广小组已经宣布了下一代的USB 3.1标准,将新增Type-C连接器规格,最大特色为采用小型化设计以符合行动产品的应用需求,同时不再有正反面之差别。 在2014年4月于深圳举行的...
致尚微电子 2015-07-17 17:12:56 浏览量:644
      法则一:选择正确的网格 - 设置并始终使用能够匹配最多元件的网格间距。虽然多重网格看似效用显著,但工程师若在PCB布局设计初期能够多思考一些,便能够避免间隔设置时遇到难题并 可最大限度地应用电路板。由于许多器件都采用多种封装尺寸,工程师应使用最利于自身设计的产品。此外,多边形对于电路板...
白玉兰 2015-02-04 14:04:13 浏览量:1209
冰山一角 2014-04-07 22:25:10 浏览量:238
betzhu 2014-02-19 13:09:50 浏览量:458
bole 2013-12-30 05:19:38 浏览量:279
灵澈 2013-09-13 14:33:48 浏览量:863
闭上眼睛就是天黑 2013-08-14 11:02:03 浏览量:588
  视频、影像和电信市场的标准推动了异构可重配置 DSP 硬件平台的使用。就本文而言,这些平台包括 DSP 处理器和 FPGA,它们提供的现成硬件解决方案可以解决视频、影像和电信设计中的重大难题,但仍不失产品差异化所需的足够的可定制性。          据市场研究公司 Forward Concepts 于 2005 年发表的一则调...
力洪 2013-07-22 10:44:41 浏览量:619
   视频、影像和电信市场的标准推动了异构可重配置 DSP 硬件平台的使用。就本文而言,这些平台包括 DSP 处理器和 FPGA,它们提供的现成硬件解决方案可以解决视频、影像和电信设计中的重大难题,但仍不失产品差异化所需的足够的可定制性。          据市场研究公司 Forward Concepts 于 2005 年发表的一则...
韩梅梅 2013-07-22 10:35:21 浏览量:878
大家好,我刚刚开始学习DSP,完成了F2812的硬件仿真,现在想尝试用CCS3.3给F2812烧写固化程序,遇到问题: 1.CCSv3.3的TOOLS菜单下没有on chip flash 28x的选项,请问这个是需要安装补丁软件吗?如果需要,应该安装那个补丁? 2.仿真时使用的仿真器是老师的,据说是外国货,比较贵,这个烧写F2812跟仿真器有关系吗? 3....
liudd 2013-04-12 23:22:00 浏览量:1386
4月FPGA/CPLD板块原创帖 1.Xilinx FPGA74:波形发生器之ip核CORDIC(正弦波)功能仿真  (特权) 2.Xilinx FPGA入门连载72:波形发生器之功能概述  (特权) 3. Xilinx FPGA入门连载71:基于按键调整和数码管显示的DA输出实例  (特权) 4. Xilinx FPGA入门连载70:基于LED显示的DA输出驱动实例 ...
Eagleson 2016-05-03 10:54:14 浏览量:1564
学习有关FPGA方面的知识,在看一些FPGA的datasheet时,看到fan-out和fan-in这样的字眼,乍一看还真不知所云,继续往下看还是云里雾里,于是用Google在线翻译了一下,上面赫然是扇入扇出,不用想,电子设计方面怎么会有这么俗的词,还“扇”呢。刚开始不以为然,后来在求知欲的驱使下,就以扇入扇出为关键字在网上开始艰难搜...
Eagleson 2016-04-27 15:25:09 浏览量:1177
正所谓工欲善其事必先利其器,又说磨刀不误砍柴工,对于FPGA的开发,熟悉和使用EDA工具是一件非常重要的事。 BeMicro Max10开发板推荐使用Altera公司的的EDA工具Quartus II,由于MAX 10是Altera最新推出的产品,相应的Quartus II软件版本需要14.0.2以上的才可支持,而且Altera公司的Quartus II 14.0版本以后的都需...
Eagleson 2016-03-21 19:06:34 浏览量:960
3月FPGA/CPLD板块原创帖 1.Xilinx FPGA入门连载53:FPGA片内FIFO实例之功能仿真(贡献人:特权同学) 2.Xilinx FPGA54:FPGA 片内FIFOchipscope在线调试(贡献人:特权同学) 3.Xilinx FPGA入门连载55:FPGA 片内异步FIFO实例之功能概述(贡献人:特权同学) 4.Xilinx FPGA入门连载56:FPGA片内异...
US 2016-03-17 11:36:32 浏览量:965
作为一款入门级的FPGA开发板,BeMicro搭载的外设资源相当可以,既不会让你感觉无所调试,又不会让初学者感觉到很困难。从以往的经历来看,很多FPGA开发板都搭载了众多的拨码开关以及跳帽,各种信号的共用等,对于初学者来说,极不容易上手,而BeMicro Max10很好的规避了这点,让你感觉不到上手的难度。如下图所示,整个板卡...
Eagleson 2016-03-12 16:31:50 浏览量:1041
Altera的MAX® 10 FPGA在低成本、单芯片小外形封装可编程逻辑器件中实现了先进的处理功能,是革命性的非易失集成器件。继承了前一代MAX器件系列的单芯片特性,使用单核或者双核电压供电,其密度范围在2K至50KLE之间。MAX 10 FPGA系列提供先进的小圆晶片级封装(3mm x 3mm),以及有大量I/O引脚封装的产品。 MAX 10 FPGA...
Eagleson 2016-03-02 18:14:04 浏览量:873
1. 修改你的系统结构设计,或者VERILOG代码: 这个是最好的方法,另外一个是加TIMING CONSTRAINTS,这个我呆会儿说。具体的方法很多,比如切割大的逻辑,用一个大CLK(比如10NS)完成的大逻辑切割成两个小CLK(6NS)完成的小逻辑,这样虽然延时增加了,但是系统的频率上去了,你的设计就可以突破这个BOTTLE NECK.那什么是...
US 2016-02-27 15:18:49 浏览量:557
最近在研究单位别人写的程序时,发现用pll生成的时钟模块有多个时钟输出,我翻来覆去弄了好长时间,才找到多个时钟输出的方法。       注意图标1所指位置的右侧,很明显有四个时钟还可以选,只要点进去,勾选图标2所指示的位置,就可以使用相应的时钟。
630183258 2016-02-17 11:14:40 浏览量:536
特权同学帖(ISE/Vivado) UART loopback测试 FPGA片内ROM实例之功能概述 FPGA片内ROM实例之ROM配置  FPGA片内ROM实例之功能仿真 玩转Vivado之Timing Constraints 玩转Vivado之Simulation FPGA片内RAM实例之RAM配置 FPGA片内RAM实例之功能仿真 FPGA片内RAM实...
US 2016-02-01 10:35:07 浏览量:561