- 社区首页
- 找到 16863 条结果
近年，随着大数据时代的来临，很多楼宇对讲系统也相应的进入改造行列。传统的双线四线
制对讲慢慢地进入衰老淘汰期，新兴的以太网传输网络一遍火热。但是在改造的过程中工程师们
也将面临着一个新的挑战——回音消除！
“回音”是通讯产品及配件在实际使用的过程中，时常遇到的问题。客观地说，无论模拟式通
讯、...
碎玻璃渣子
2015-10-18 19:28:50
浏览量：1497
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构...
US
2016-02-27 15:13:03
浏览量：580
前些日子搜集了一些资料比较了FPGA和DSP的优劣之处，今天来看看如何用FPGA解决一些DSP的设计难题。
由于当今的系统非常复杂，在许多情况下，单DSP的实现方案根本没有足够的处理能力。同时，系统架构也不能满足多芯片系统带来的成本、复杂性和功耗要求。
FPGA已成为需要高性能DSP功能的系统的理想选择...
starysoul
2015-12-30 14:40:27
浏览量：642
数字电路设计工程师一般都学习过编程语言、数字逻辑基础、各种EDA软件工具的使用。就编程语言而言，国内外大多数学校都以C语言为标准，只有少部分学校使用Pascal 和Fortran。
算法的描述和验证常用C语言来做。例如要设计Reed-Solomen编码/解码器，我们必须先深入了解Reed-Solomen编码/解码的算法，再编写C语言...
US
2015-11-29 10:19:52
浏览量：713
USB和UART串口子板设计概述
本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》
配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt
SF-USB子板主要有两颗和USB相关的芯片，CH376S是集成了USB
PHY/USB Device/USB Host的不折不扣的USB芯片，它通过一条并行总线连接到F...
特权同学
2015-05-22 08:46:02
浏览量：596
LCD显示驱动子板详细设计
本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》
配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt
SF-LCD与FPGA引脚定义如表3.4所示。（特权同学，版权所有）
表3.4 SF-LCD与FPGA引脚定义
分类
...
特权同学
2015-05-18 08:47:58
浏览量：450
为什么很多菜鸟始终无法入门?为什么大量的人会觉得FPGA难学?开贴来详细讲一下菜鸟觉得FPGA难学的几大原因:
1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。
FPGA为什么是可以编程的?恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛，肯定就是像写软件...
Eagleson
2015-05-08 08:31:36
浏览量：1454
设计和仿真6.25G速率下的ALTERA器件StratixII GX
王敏志
概述
点对点的高速设计可以利用ALTERA的GXB之Basic模式来实现，ALTERA给出了这种模式下6.25G速率下参考实例。本文基于Stratix II GX器件介绍GXB设计和仿真，特别需要提到的是笔者一直在使用ArriaGX，这个系列和Stratix II GX...
coyoo
2014-10-09 09:07:23
浏览量：4852
隐含式多路复用器
利用ALTERA器件内部逻辑结构可以实现一些隐式多路复用器，比如在我们使用同步复位、同步加载以及时钟使能的时候，或许就会被综合成这种隐式多路复用器。由于同步加载、清零以及使能在一个LAB内部都是共用的，所以只有在LAB内所有LE使用相同加载、清零或使能的时候这些信号才非...
coyoo
2014-06-24 15:30:58
浏览量：1734
一种改进型多路复用器实现：线性多路复用器
所谓的线性多路复用器，如图1所示，个人感觉就是多路复用器级联。使用这种结构可以组成大型多路复用器，前面我们知道4:1多路复用器消耗0.5N个LE（即2个），而且我们还知道前面最好的情况是消耗0.66N个LE，而图11所示的结构只需0.5N个LE，面积...
coyoo
2014-06-23 12:51:06
浏览量：1327
综合时如何实现多路复用器
首先二进制多路复用器可以直接使用ALTERA的lpm_mux函数，我们来看4:1多路复用器如何使用四输入查找表来实现，前面我们已经提到实现这种多路复用器需要两个LE，如图1所示。
图1: 4:1多路复用器实现
图2:4:1多路复...
coyoo
2014-06-20 12:58:45
浏览量：2544
逻辑设计者在进行HDL代码设计的时候，使用的if-else、case等结构在综合的时候常常会推导成多路复用器结构。这里我们将要和大家讨论一下在Quartus II综合器中有哪些选项可以用来优化多路选择器，深入理解综合工具是如何处理多路复用器的，并指导HDL代码设计。
通常在用到综合或布图工具中的优化选项的时候，...
coyoo
2014-06-18 09:51:51
浏览量：1438
在产品开发过程中会遇到很多问题,其中之一是开发原始资料的勘误问题,比如器件库中的一些引脚勘误等,这些问题很小,但又是非常重要的,小小的一个疏漏,可能造成一版本硬件设计的错误,为规避这些问题,需要采取各种方法:
1、确保拿到最新发布的文档资料
2、多个文档资料中相关部分联动校对，这里可以用细致的工作作风来保证，...
coyoo
2014-05-20 13:41:23
浏览量：1142
近日，Altera宣布将采用英特尔14nm FinFET制程代工其最新款FPGA，但是没有披露此次合作包括种类和时间的任何细节。与此同时Altera还声明在开发下一代工艺技术产品上与TSMC进行了深入合作。
借由14nm，Altera确立领先地位
Altera拒绝披露该合作任何细节，包括产品的种类及时间。不过有报道称，Altera CEO John Daane曾...
coyoo
2014-05-19 09:37:11
浏览量：970
在PCIE相关板卡设计中，需要测试和评估数据链路，完整的测试和评估需要价值不菲的测试仪器，在实际工作中如果是FPGA实现PCIE端点的板卡，可以利用FPGA的灵活性，采用合适的制具板完成相关测试工作。在实际工作中我制作了一片PCIE接口测试SMA扩展板为测试提供了硬件基础。
在测试中我们可以利用FPGA内的Transceivers，编...
coyoo
2014-05-14 09:29:47
浏览量：1066
我们知道一个JTAG链通过菊花链的方式可以挂多个FPGA或者CPLD，同时同一台电脑上可以同时插有多种，或者一种多根电缆的情况。那么象这种情况，在Virtual JTAG调试的时候如何处理呢？由于以前没有这样玩过，这次在实验室为了调试方便，在一台电脑上插了3根电缆，其中一根Byteblaster两根USB Blaster电缆，我们来看看Virtual J...
coyoo
2014-02-12 15:38:20
浏览量：1887
这是网上一篇非常不错的文章，虽然很长，但还是希望大家能耐心看完，我想对初学者还是很有帮助的！
因为很多刚刚开始学习FPGA的朋友们都可能会遇上这样的问题。
1、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无
关紧要的...
大头
2013-10-12 14:06:48
浏览量：677
