CH376之USB电路设计 本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》 配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt            CH376S是文件管理控制芯片，用于单片机/DSP/MCU/MPU系统读写U盘或者SD卡中的文件。CH376S支持USB设备方式和USB 主机方式，并且内置了USB通讯...

LCD显示驱动子板详细设计 本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》 配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt   SF-LCD与FPGA引脚定义如表3.4所示。（特权同学，版权所有） 表3.4 SF-LCD与FPGA引脚定义 分类 ...

基本外设子板设计概述 本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》 配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt   SF-BASE基本外设子板的各个主要外设芯片的实物位置如图3.44所示。（特权同学，版权所有） 图3.44 SF-BASE子板实物照片         ...

、1、找到需要编译的仿真库sim_lib 图1 在Quartus ii软件目录下quartus/eda/sim_lib找到需要编译的仿真库，并把该sim_lib复制到其他文件下进行modelsim仿真库编译（尽量不在quartus软件安装目录下进行，避免modelsim生成一些其他文件留在quartus软件安装目录）。 2...

嘿嘿，我有幸得成为ICkey送书活动的幸运者，前天就收到了ICkey送的书，清华大学出版社的，一看就很吊~还是2015年1月出版的，哈哈！以后会及时分享我的学习心得的！不说了，上图~ 欢迎跟帖交流哈！

     Robei FPGA仿真软件是一款世界上最小的国产FPGA仿真工具。该软件具备先进的图形化设计工具，代码修改，Verilog编译仿真和波形分析。软件只有4.5M，但可以实现小型系统的设计，仿真和测试。软件生成标准的Verilog代码，可以直接用于Xilinx,Altera和Actel的设计工具。软件界面美观，简洁，15分钟就可以熟悉软件的操...

 等精度频率计实现功能包括：测频、测周、测占空比三种功能，用可编程逻辑门器件FPGA作为核心器件进行编程和采集信号以及数据运算输出，实验采用等精度法和测周法进行数据采集和处理，最大达到兆赫兹最小达到零点几赫兹，测量范围很广，采集数据的准确度很高。      以下是实物图： 从图...

Verilog HDL语言中存在两种赋值语言： ● 非阻塞型赋值语句 ● 阻塞型赋值语句 1.       非阻塞型语句 以赋值操作符“

FPGA与CPLD（特权同学版权所有） 本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》（特权同学版权所有） 配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt 尽管很多人听说过FPGA和CPLD，但是关于FPGA与CPLD之间的区别，了解的人可能不是很多。虽然FPGA与CPLD都是“可反复编程的逻辑器件”，但是在技术上却有...

FPGA入门：表面现象揭秘——逻辑关系   本文节选自特权同学的图书《FPGA/CPLD边练边学——快速入门Verilog/VHDL》 书中代码请访问网盘：http://pan.baidu.com/s/1bndF0bt            神奇的0和1，缘何能够如此的变化多端？从某种意义上看，无非就是数字本身固有的各种各样的逻辑关...

请教论坛大神，三路16位AD同步采集，用SPI把数据串行传送给FPGA，然后在FPGA内部 同步锁存  再送给FIFO缓存，然后并行送出。请问，同步锁存怎么实现，然后需要设计怎样的FIFO，谢谢解惑！

寄存器打包是Quartus II软件布图工具中的一个优化选项，由AUTO_PACKED_REGISTERS控制。所谓寄存器打包就是将寄存器和组合逻辑LUT、DSP、I/O或者RAM块组合到一起。有些器件如果使用第三方综合工具，会将那些扇出到同一个寄存器的组合逻辑单元组合成一个逻辑单元。当然，如果需要，Quartus II的Fitter可以执行额外的寄存器打...

设计和仿真6.25G速率下的ALTERA器件StratixII GX 王敏志 概述          点对点的高速设计可以利用ALTERA的GXB之Basic模式来实现，ALTERA给出了这种模式下6.25G速率下参考实例。本文基于Stratix II GX器件介绍GXB设计和仿真，特别需要提到的是笔者一直在使用ArriaGX，这个系列和Stratix II GX...

Debussy是一套很好的Verilog/VHDL调试工具，可以帮助设计者快速理解复杂的设计，查找和定位设计中存在的问题，提高效率 同时，利用Debussy软件还可以很方便的查看仿真波形，比如说可以查看由HSIM仿真产生的FSDB文件 先给个Debussy软件的安装说明，感兴趣的可以下来看看 Debussy安装步骤_百度文库 http://wenku.bai...

使用迅为4412精英版POP版本的，内核为linux3.5，按照添加3G的方法修改内核之后，能通过USB识别出华为3G的ID号等，但是USB to Serial这部分一直没有识别出来。3G模块是一定可以用的，因为以前在其他板子上试过。。是否此linux3.5内核缺少什么，或者还要修改什么其他东西呢。。。

概述 本文对Altera器件IOE的DDR功能进行简单介绍，DDR寄存器可以在时钟的上升沿和下降沿都采集或者发送数据，我们知道利用此特性FPGA可以实现DDR SDRAM、DDR2 SDRAM、RLDRAM II、QDR SRAM以及QDRII SRAM等存储器控制，这里笔者不是要涉及这些特性，而是特别介绍利用IOE的DDR寄存器实现某些高速串行...

越来越多的信息被收集和存储起来，数据正呈爆炸式增长......大数据时代正在来临，随着云计算概念的提出和云案例的普及， 现有计算机体系架构被摇动了。云扰乱了稳定了多年的IT世界。ARM来了，搅动了处理器市场；微服务器来了，搅动了刀片服务器的形态；虚拟化来了，搅动了应用的边界；总之，计算机世界最近很是乱，有人忙着...

调试几百M的双路da输出，遇到输出波形不理想，就折腾开了，领导说不折腾，嘿嘿，做技术不折腾是不行的。 一开始是一路正常，一路毛刺很多，想到信号间干扰问题，于是用几个步骤来判断： 1、关闭一路，观察毛刺是否存在，结果正常了，说明电路信号完整性是好的，问题可能在电源上 2、把好的一路驱动为10‘d0 3、把好的一...