全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。
累加器实质是一种寄存器，用来储存计算产生的中间结果，方便连续计算时加快速度（减少中间结果向内存读写的过程）。
全加器是一种运算单元（数字电路运算基本构成），它根据2个1bit输入，输出2个1bit输出，它与半加器不同的是半加器是
2个1bit输入，输出1个bit，全加器多了进位信息这个bit。
