ADC控制器的频率由它的ADCCLK决定的，这个时钟频率最大为14MHz，由STM32的系统时钟分频而来
然后ADC的采样时间由SMPx[2:0]寄存器决定，这个值可以配置采样周期为1.5-239.5个ADC时钟周期，转换周期等于这个周期加上12.5个ADC时钟周期
因此STM32的转换时间最少是14个ADC时钟周期，最多是252个ADC时钟周期，然后结合时钟频率，可以得到采样时间
ADC的频率由ADCCLK决定。转换时间等于采样周期加12.5个等待周期，这个采样周期就是从1.5-239.5之间设置，是不等的。
所以转换时间就能算出一个范围，14个周期到252个周期之间都有可能。这个周期就是ADC的时钟周期，就是ADCCLK决定的，即频率决定的。
12.5个周期是固定的；转换时间是采样周期加12.5周期。这个周期的长短就是ADC的CLK决定的。
采样周期从1.5到239.5周期都有可能，所以转换时间就是14到252周期不等。
