电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
在时序电路中数据变化点应该距离时钟变化沿多久才合适?
已解决
73482
个问题
已帮助
5993
位优秀工程师
在时序电路中数据变化点应该距离时钟变化沿多久才合适?
77df451daefefa4f
2020-01-18
浏览量:714
在时序电路中数据变化点应该距离时钟变化沿多久才合适?
显示全部
其他
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
明有几时有
不同的速度是不一样的,一般是在上升沿的70%位置就可以了,保险的就到信号稳定后吧
发布于
2020-01-19
举报
评论 0
0
0
其他答案
数量:
3
chen0000009
这个要看是个怎样的协议,一般来说只要保证触发是可靠的就行,要考虑到电平变化的时间
发布于
2020-01-19
举报
评论 0
0
0
xdsnet
这个不是固定的,不同频率的信号、不同质量的信号其实对具体要求是不同的,一般看多久触发是稳定的,不容易发生错误,甚至可以在变化沿中就开始测数据。
发布于
2020-01-20
举报
评论 0
0
0
yhj416606438
根据后级锁存电路速度决定,时钟沿直接控制锁存数据,如果锁存器速度快那么时钟后沿可以短一些
发布于
2020-02-02
举报
评论 0
0
0
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
在时序电路中数据变化点应该距离时钟变化沿多久才合适?
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: