現在製程的改進關係,片內SRAM資源都比較穩定了,所以如果編寫在always block基本上都會正確存取
這可以在波形圖上觀察到,但注意,如果只有純combinational circuit的設計可能存在這問題,有Timing delay的問題(Data path),進而Mismatch
而sequential circuit因為會隨著Reset的edge做初始化,所以SRAM Reset也可同時將其他訊號Reset,各個FSM state存取清楚,較為可靠,其他Module也都會同時存取到正確的Data
而大部分現在設計都是混合了,所以只要FSM各state存取描述清楚就沒問題了