fpga用verilog实现uart通讯协议

1061368165@qq.com 2017-10-27 浏览量：1264

写uart通讯协议的时候遇到问题：

上位机无论发送什么字符，通过uart发送模块反馈回来的都是0x80。使用led显示接受的数据也是0x80，用逻辑分析仪分析过上位机传输并没有问题，发送模块反馈的也没用问题。至于波特率发生模块发送、接收是同一代码的两次实例化，既然发送正常，按理来说也是没用问题的。感觉问题就出现在接收模块：

$)SK)M$~%HD{_5A03CCBU@6Q.png$

$1{`]S{Y_A{JEZE($N17}2}0.png$ {RVAV`257`}E8W8UHQ2QY`A.png

$P7M5I5$J5O{_Q646~%GGV_3.png$

上面四张图是我的uart接收模块。

FGPA/CPLD

0 0 收起

我来回答

最佳答案

day_day 回复了 @曲终人散@：找到原因了，原来是例程用50m晶振，我用16m……送个最佳给你吧 回复

@曲终人散@ 回复了 @曲终人散@：谢谢^_^ 回复

电子老工程师 回复了：只有尾缀“U”和“J”区别。 “U”是托盘装 “J”是卷带 回复

其他答案数量：0

换一批