电子工程师技术服务社区

公告

登录 | 注册

首页

已解决 73482 个问题
已帮助 5993 位优秀工程师

高频电子线路问题

crustycrab 2018-03-16 浏览量：1432

试说明LC并联回路在ω＜ω0和ω＞ω0时回路阻抗为什么呈感性和容性

其他

0 0 收起

我来回答

最佳答案

hayden
计算电路的阻抗Z=R+jX，如果整个电路阻抗中,X>0,则电路为感性;如X<0,则电路为容性。
电感的复数形式为L=jwL(leading)
电容的复数形式为C=1/jwC(lagging)
而任意阻抗有：
Z=jwL-1/jwC+R=j(wL-1/wC)+R w0是wL-1/wC=0时的阻抗这个时候在复平面中没有虚数部分
当w>w0时虚数部分是正的因此是感性（leading）
当w<w0时虚数部分是负的因此成容性(lagging)
- 发布于 2018-03-16
- 举报
- 评论 1
- 0
- 0

电子老工程师 回复了：引脚底部“发黑”有轻微氧化。这个区域客户可以避开用引脚底部焊接。 回复

其他答案数量：2

Baby_a
- 发布于2018-03-16
- 举报
- 评论 0
- 0
- 0

Andrewz
感性和容性其实是这样的...:
电流超前电压就是容性
电流落后电压就是感性.
w<w0.这个时候LC并联1/jwc分量大于jwl分量.容抗明显.成容性.
w>w0.这个时候LC并联1/jwc分量小于jwl分量.感抗明显,成感性.
这些就是基本的知识.
- 发布于2018-03-17
- 举报
- 评论 1
- 0
- 0

电子老工程师 回复了：尾缀代表环保，产品功能一致
回复

相关问题

问题达人换一批

文章 知识经验换现金

换一批