cadence里封装的定位孔必须在原理图上赋予管脚吗？这样在PCB中才能导入
能不能像AD中那样直接忽略掉定位孔，
按正规的设计步骤是这样的，在allegro中的每个封装元件都要在原理图中进行体现
但是只是定位孔的话，要是无铜的，可以直接画成outline 的圆
要是有铜的，可以使用添加孔过的方式，不过要在规则中添加你的这个过孔的封装
也就是定位孔，本质上也是个过孔的封装，只是大小不同了
