电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
FPGA有个时序采集问题,球解答?
已解决
73482
个问题
已帮助
5993
位优秀工程师
FPGA有个时序采集问题,球解答?
泰国看星星
2017-04-27
浏览量:789
在使用quartus的时候,工程编好了,下板也完成了,想要采集运行一段时间后,这段时间的时序,我在软件的哪里可以找到啊?
显示全部
FGPA/CPLD
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
王奕
建议使用内部逻辑分析仪 signaltapII去抓取 想监测的信号~ modelsim 仅仅只是仿真,不能表示实际运行状态~
发布于
2017-04-27
举报
评论 0
1
0
其他答案
数量:
1
MOP
您好,用modelsim就可以看所有時序和接腳訊號了
供參考
发布于
2017-04-27
举报
评论 0
0
0
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
FPGA有个时序采集问题,球解答?
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: