电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. FPGA搭配DDR3布局布线有什么注意问题？
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

FPGA搭配DDR3布局布线有什么注意问题？

FPGA小菜鸟 2019-10-21 浏览量：958
FPGA搭配DDR3布局布线有什么注意问题？
其他
0 0 收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案

  • 这里只要按DDR3的设计规范就可以了，网上也有很多。

    关键就是信号，地址，数据线的等长，3W原则

    还有FPGA上的一些信号是专为DDR3使用的，不要接错，根据芯片手册，或是参考设计连接

    • 发布于 2019-11-16
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：1
  • 在 去耦电容，最大走线长度，​常规走线，​走线间隔，​时钟线布线，​地址和控制线布线，​数据线走线，​终端规则​等方面都是有规范的， 由于FPGA内部不同引脚的走线长度是不一样的，因此在计算走线延迟时是需要将FPGA内部的延迟也计算在内的。​由于各种PCB材质的参数不尽相同，因此，我们最好首先查到PCB的参数，在PCB的设计软件中输入相应的参数，验证我们的线宽设计及线长设计是否满足阻抗的需求，​最好是通过软件对DDR3的每一条线进行串扰分析，看是否能够满足串扰的要求​
    • 发布于2019-10-21
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

FPGA搭配DDR3布局布线有什么注意问题？