电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
关于FPGA引脚和时钟速度的简单问题
已解决
73482
个问题
已帮助
5993
位优秀工程师
关于FPGA引脚和时钟速度的简单问题
a2e128fe97b5d089
2019-11-04
浏览量:747
关于FPGA引脚和时钟速度的简单问题一般怎么解决?
显示全部
FGPA/CPLD
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
莱克迷KW
对于高速的时钟,最好减小布线距离并保护
必要时,可以使用PLL芯片,生成 不同频率的时钟。
发布于
2019-11-26
举报
评论 0
0
0
其他答案
数量:
1
Harriet
如果是高速信号的输出,要注意设计好差分走线,必要的时候要做等长处理
发布于
2019-12-14
举报
评论 0
0
0
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
关于FPGA引脚和时钟速度的简单问题
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: