电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
FPGA有那么多的时钟输入引脚,分别都是干嘛的
已解决
73482
个问题
已帮助
5993
位优秀工程师
FPGA有那么多的时钟输入引脚,分别都是干嘛的
牛妞小小
2020-11-14
浏览量:1833
FPGA有那么多的时钟输入引脚,分别都是干嘛的,在画板子的时候该选择那个引脚为主时钟引脚。
显示全部
FGPA/CPLD
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
yhj416606438
因为fpga是可以多时钟操作的,所以根据你的程序决定用哪个时钟脚,可以理解为一个时钟对应一个电路模块
发布于
2020-11-15
举报
评论 0
0
0
其他答案
数量:
3
chen0000009
那些是为FPGA内部各个子系统提供不同频率的时钟的,它内部各子系统需要的时钟不完全一样
发布于
2020-11-15
举报
评论 0
0
0
一笔之名也
这个都是可以的,可以在软件上进行设置,就像他的IO口的功能一样,可以用软件,程序随意设置的
发布于
2020-11-16
举报
评论 0
0
0
南巷白龙
这种时钟引脚是没有固定的,任意选择都可以使用,只需要根据你的实际需求来选择即可
发布于
2020-11-29
举报
评论 0
0
0
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
FPGA有那么多的时钟输入引脚,分别都是干嘛的
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: