• 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

锁相环调试相噪较差如何解决

haofang 2015-03-31 浏览量:2601
大家好,我现在有一个问题求助大家,我现在设计一个7.5G的板级的锁相环,用的是ADF4108芯片搭的,现在测试的结果就是相噪比较差。锁相环调试相噪较差如何解决这个图片可以很清晰的发现,载波偏离25KHz的时候出现了一个明显的峰值,近端1KHz以内测试的相躁也是很差,电源用的是安捷伦的LDO电源,环路带宽大概在100KHz,如果测试的时候不把SMA头和仪器直接相接,而是点测的方式,测试的相躁会好点,如图下:锁相环调试相噪较差如何解决锁相环调试相噪较差如何解决但是把频谱仪的线拧上去后,测试的相噪就会很差,具体如图锁相环调试相噪较差如何解决大家帮助我下
0 0 收起

我来回答

上传资料:
选择文件 文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
  • 你好,用测试点效果也不好了说明这个系统设计的不是很稳定,否则测试结果不应该变化   第二张图看得到整体性能不太好。我猜想是不是检查下布局布线,看看ADI官方的Application Note 确保不是电路板设计造成的问题,因为相噪主要取决于IC,filter和板子的信号噪声+电源噪声,IC固有噪声不会有这么夸张的,filter也是根据参考设计的,应该不会太大问题,所以要检查板子噪声

    然后想问下,能否把ADsim的截图放上来看看,看看filter的参数,还有就是芯片是锁定状态发?现在的PLL都有指示的

    • 发布于 2015-03-31
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量:11
  • 你好:

    对于电测效果好而对接SMA信号变差的情况,可能原因一是阻抗不匹配造成了严重反射,第二个可能是SMA头不支持那么高频率,同样是SMA头,有带宽的


    对于相噪出现在25kHz,想问下References是多少频率,另外就是loop filter是根据ADI的PLLsim(可能拼写有误)这个软件设计的么?由于每个厂家的VCO输入阻抗不同,推荐用厂家自带的filter 设计软件,因为他里面对VCO的建模是最贴近的。

    • 发布于2015-03-31
    • 举报
    • 评论 0
    • 0
    • 0

  • 你好,我的参考信号是20MHz,鉴相频率是5MHz,环路带宽的设计是按照ADIsim仿真得出,然后再实测的时候做了一些微调,射频的输出部分微带线的宽度是50欧姆,然后所有芯片的输入输出都是默认的50欧姆,还采用了电阻型π衰减器两端口的阻抗也是默认的50欧姆,SMA头能支持多少频段确实不好说,卖家说7.5G的频段是支持的,另外下午还去测试了,这次点测的效果也不好了,我也不知道为什么?我把带宽达到1M的时候,频谱很乱如图
    • 发布于2015-03-31
    • 举报
    • 评论 0
    • 0
    • 0

  • 大家帮我参谋下吧,这个真心不知道什么原因,有懂这块的可以指点下,小弟不胜感激。

    • 发布于2015-04-02
    • 举报
    • 评论 0
    • 0
    • 0

  • 帮顶一个,求RF工程师关注!  亲,你的VCO质量怎么样,之前有使用过么,还有就是References性能如何,建议用好一点的比如TCXO,TVCXO,


    大家都来找问题~

    • 发布于2015-04-02
    • 举报
    • 评论 0
    • 0
    • 0

  • 楼主辛苦,帮顶了
    • 发布于2015-04-16
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

锁相环调试相噪较差如何解决