电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
cyclone ii 的PLL时钟相位延迟问题
已解决
73482
个问题
已帮助
5993
位优秀工程师
cyclone ii 的PLL时钟相位延迟问题
shuxian
2013-11-19
浏览量:930
我使用megawizard生成PLL,外部50M,生成3个依次延迟90度的100M时钟,C0 0度, C1 90度 ,C2 180度,然后使用modelsim 门级仿真,出来的结果不太对啊!不应该是依次延迟1/100M/4么?RTL级仿真是对的。。这该如何解决。。再调那个相位值?
显示全部
FGPA/CPLD
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
qiuqiu
别太着急,检查下程序的逻辑
也许不是大问题
发布于
2013-11-19
举报
评论 0
0
0
其他答案
数量:
0
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
cyclone ii 的PLL时钟相位延迟问题
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: