电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. 最高效的在FPGA上实现RISC-V内核的流程是什么？
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

最高效的在FPGA上实现RISC-V内核的流程是什么？

ChinaXRY 2018-11-20 浏览量：2787
请问最高效的在FPGA上实现RISC-V内核的流程是什么？
FGPA/CPLD
0 0 收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案
  • 就像加载其他的IP核心的方式是一样的，关键楼主说的最高效的FPGA是哪个型号的
    • 发布于 2018-11-20
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：6
  • 直接取下载一个 RISCV 内核，编译烧录进去
    • 发布于2018-11-21
    • 举报
    • 评论 0
    • 0
    • 0

  • fpga直接加载riscv的软核运行就可以了，效率最好。
    • 发布于2018-11-28
    • 举报
    • 评论 0
    • 0
    • 0

  • 直接在FPGA上面运行risc-v的源码，这个是开源的
    • 发布于2018-12-02
    • 举报
    • 评论 0
    • 0
    • 0

  • 有一些厂家是支持这个内核的，也有开源的代码可以参考的。
    • 发布于2018-12-18
    • 举报
    • 评论 0
    • 0
    • 0

  • 你可以直接下载对应的软核源码，用软核来操作
    • 发布于2018-12-23
    • 举报
    • 评论 0
    • 0
    • 0

  • 这个可以直接用软核的操作来实现，比较简单
    • 发布于2018-12-28
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

最高效的在FPGA上实现RISC-V内核的流程是什么？