电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区首页
问答
cadence place bound 可以不加ref吗
已解决
73482
个问题
已帮助
5993
位优秀工程师
cadence place bound 可以不加ref吗
天可真蓝呀
2018-11-23
浏览量:973
cadence place bound 可以不加ref吗,有什么作用,
显示全部
EDA/PCB
关注问题
写回答
0
0
收起
我来回答
上传资料:
选择文件
文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
oh_耗子
place bound top:是你做的这个封装的大小,防止两个器件叠加在一起不报错
发布于
2018-11-29
举报
评论 0
0
0
其他答案
数量:
6
这是经国
这个是一定要加的,否则是没有标号丝印的
发布于
2018-11-23
举报
评论 0
0
0
drepa
一定要加,这是丝印的标志。
发布于
2018-11-27
举报
评论 0
0
0
chen0000009
这个是用于丝印的,如果不加就显示不了丝印
发布于
2018-11-27
举报
评论 0
0
0
木兮青鱼
当然要加的,不加的话不能显示丝印
发布于
2018-12-27
举报
评论 0
0
0
Reuben
要加相关的丝印,不然不能显示
发布于
2018-12-30
举报
评论 0
0
0
勇哥来巡山
要加上的,因为这个是丝印
发布于
2019-01-07
举报
评论 0
0
0
相关问题
问题达人
换一批
文章
知识经验换现金
换一批
cadence place bound 可以不加ref吗
写回答
关注问题
×
我要举报该内容,理由是:
内容质量差:
内容太水、伸手党
垃圾广告信息:
广告、招聘、推广、测试内容等
偏离问答主题:
与技术无关、讨论类
与社区已有内容重复:
违规内容:
色情、暴力、血腥、敏感信息等
不友善内容:
人事攻击、挑衅辱骂、恶意行为
以上选项都不是: