SignalTap II獲取實時數據的原理是在工程中引入Megafunction中的ELA(Embedded
Logic Analyzer),以預先設定的時鐘採樣實時數據,並存儲於FPGA片上ram資源中,然後通過JTAG傳送回Quartus
II分析。可見SignalTap II,其實也是在工程額外加入了模塊來採集信號,所以使用SignalTap
II需要一定的代價,首先是ELA,其次是ram,如果, 工程中剩餘的ram資源比較充足,則SignalTap II 一次可以採集較多的數據,相應的如果FPGA資源已被工程耗盡則無法使用SignalTap II調試。
由最後一句話可以看出,您看看您的FPGA資源足不足夠,如果原來設計已經占用了相關資源您就無法正常使用SignalTap II,而JTAG電路通常都是標準,兩塊您也都能正常下載(透過USB BlasterII才對),所以基本上是可以排除JTAG問題
以上希望對您有用