• 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

关于Serdes

wolfg4 2017-06-08 浏览量:1389

王工您好,之前在项目中FPGA的Serdes应用遇到不少困惑,有两点想向您咨询:

1.Serdes的供电自咨询过LT和TI的FAE,LT认为开关电源磁珠的方案可以为单路的serdes及PLL供电,TI认为应适用LDO从IO降压取电,因尺寸和功耗闲置实际使用LT多路开关电源做第一种方案至2.5G目前眼图和实测均没有问题,实际观测开关电源和LDO的纹波均在10mv之下,请问今后在设计更高速Serdes是否应考虑TI的方案或在供电方案上注意那些问题。

2.之前使用serdes一直使用双工加载一定的初始握手协议确保数据的对齐,工作在单工模式,使用16bit加8B10B编码后进行并串转换,无论A家还是X家的硬核通讯时有一定概率出现K字符字节序识别错乱的问题,后来编写了状态机对数据进行重排才能正确对齐数据,请问是否能通过Serde的IP本身功能确保数据对齐呢。

0 0 收起

我来回答

上传资料:
选择文件 文件大小不超过15M(格式支持:doc、ppt、xls、pdf、zip、rar、txt)
最佳答案
  • 1. 供電問題應該是指訊號衰減問題,要克服需要加上隨頻率遞增的DFE (Decision Feedback Equalization)反應來補償,目的是要讓輸出隨頻率增加而仍能持平,高頻的訊號降級(degrade)較多,需加以放大,低頻的degrade少,因此需要壓下


    2. 這問題攸關SOC設計上問題,一定要做輸入/輸出模擬,從矽晶片到封裝到板子全部都要模組化才行;將晶片模組、封裝模組和板子模組全部依共同設計方式做眼圖模擬,看看是否全都合乎規格,三者不可缺一,可以避免自行開發SoC時,或許IP優異,但忽視了封裝等其他部分,造成無法量產的困擾。

    現在一般設計在通道損耗上面臨著很大的挑戰,通道已造成許多ISI (inter-Symbol Interferences)、插入損失(Insertion Loss)和返回損失(Return Loss),因此,不管是發射器還是接收器都要做多項均等化(equalization)。

    以上是參考說明




    • 发布于 2017-06-19
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量:1

相关问题

问题达人换一批

关于Serdes