电子芯吧客
电子芯吧客
电子工程师技术服务社区
公告
登录 | 注册
首页
正点原子
下载 文章
  1. 社区首页
  2. 问答
  3. 学习FPGA用Verilog还是vhdl语言好，哪个用的广泛
  • 已解决 73482 个问题
  • 已帮助 5993 位优秀工程师

学习FPGA用Verilog还是vhdl语言好，哪个用的广泛

wg3613 2021-04-04 浏览量：1173
学习FPGA用Verilog还是vhdl语言好，哪个用的广泛
FGPA/CPLD
0 0 收起

我来回答

上传资料：
选择文件 文件大小不超过15M（格式支持：doc、ppt、xls、pdf、zip、rar、txt）
最佳答案

  • verilog与C更近一些，学习起来更容易一些

    对于FPGA，这两个都是可以的

    • 发布于 2021-04-09
    • 举报
    • 评论 0
    • 0
    • 0

其他答案 数量：5
  • 其实要看你用那个芯片和开发工具。 如果入职后就看公司提供那个工具。
    • 发布于2021-04-04
    • 举报
    • 评论 0
    • 0
    • 0

  • 国内的话，Verilog​应该用的多一点，你学习的话，用哪个都可以。都能达到学习FPGA的目的。
    • 发布于2021-04-04
    • 举报
    • 评论 0
    • 0
    • 0

  • 建议从verilog开始，后期有余力再看看VHDL。一般的要求是verilog开发，VHDL能看懂。
    • 发布于2021-04-05
    • 举报
    • 评论 0
    • 0
    • 0

  • 一般的都是支持的，FPGA哪种语言都可以进行开发，两种语言的差异也不是很大，硬件相关性比较大的是VHDL
    • 发布于2021-04-12
    • 举报
    • 评论 0
    • 0
    • 0

相关问题

问题达人换一批

学习FPGA用Verilog还是vhdl语言好，哪个用的广泛