为了FPGA保证设计可靠性, 需要重点关注哪些方面？

金钱豹 2015-08-04 浏览量：805

FGPA/CPLD

0 0 收起

我来回答

最佳答案

starysoul
一些需要牢记的共同步骤： 1. 使用一个电子数据表列出所有计划的信号分配，以及它们的重要属性，例如I/O标准、电压、需要的端接方法和相关的时钟。 2. 检查制造商的块/区域兼容性准则。 3. 考虑使用第二个电子数据表制订FPGA的布局，以确定哪些管脚是通用的、哪些是专用的、哪些支持差分信号对和全局及局部时钟、哪些需要参考电压。 4. 利用以上两个电子数据表的信息和区域兼容性准则，先分配受限制程度最大的信号到引脚上，最后分配受限制最小的。 5. 按照受限制程度重新分配信号总线。最好提前记住这个要求，以免最后无法为其安排最合适的引脚。如果某个特定块所选择的I/O标准需要参考电压信号，记住先不要分配这些引脚。 6. 在合适的地方分配剩余的信号。，走线、冗余规划、散热问题和信号完整性。FPGA工具可能可以在这些方面提供帮助，并协助你解决这些问题，因此你必须确保了解你的工具包的功能。一旦你实现了满意的信号分配，你就要用限制文件锁定它们。
- 发布于 2015-08-04
- 举报
- 评论 0
- 0
- 0

其他答案数量：1

格古落
1.使用完全同步设计. 异步设计对路径延迟非常敏感, 因此不很可靠. 异步电路的一个例子是使用组合反馈的SR闭锁.

2.绝不使用组合逻辑控制时钟信号. 因为在任何门控制时钟信号上可能产生短时脉冲干扰, 最终导致错误触发flip-flop.
- 发布于2015-08-04
- 举报
- 评论 0
- 0
- 0

换一批