导致MAXPLUS II 在时间分析时提示错误

qiuqiu
LV5工程师
| 2015-07-09 16:13:04
浏览量 511
回复：4

在设计最初, 由于没有将时钟信号定义在全局时钟引脚上, 导致MAXPLUS II 在时间分析时提示错误：（时钟偏斜加上信号延迟时间超过输入信号建立时间）. 全局时钟引脚的时钟信号到各个触发器的延时最小, 有没有可能通过编译软件设置, 将普通I/O脚上的时钟信号也经过芯片内部的快速通道以最小的延迟送到每个触发器时钟引脚？

收藏
举报
分享

×
微信分享

扫描二维码分享

qq分享

QQ空间分享

微博分享

我来回复

登录后可评论，请登录或注册

所有回答数量：2

冰山一角 2015-07-13

这种情况很可能是这种问题：

输入法或者字体编码，软件不承认。造成这种问题的原因很可能是程序中有一部分代码是从其他地方粘贴过来的。

建议你新建一个空白文档，把程序按照原程序手打出来试试。

0 回复

发布

youzizhile 2015-07-11

2楼回答很全面

0 回复

发布

收藏成功！点击我的收藏查看收藏的全部帖子

导致MAXPLUS II 在时间分析时提示错误

举报