怎样在layout的时候尽可能的做到减少EMI

  • 樱花锦
  • LV0工程师
  • |      2015-12-05 17:10:49
  • 浏览量 2053
  • 回复:8

因为小女子是做硬件的,三分之一的工作会是layout的,最近调试了好几款样机,在声音、图像、WIF这方面受尽了EMI带入的影响,所以特发此贴,希望论坛的各位大神帮我解惑,当然我自己也有一些经验分享给大家

1、记得上个月调试一款样机的声音,在打印信息的时候显示NO ACK,起初我以为是我的I2C有问题,然后一直折腾,最后发现是我的数据地和模拟地的连接这里出了问题,关于地的处理,我特意去查了一下资料,之前都是认为在数据地与模拟地之间采用的是磁珠,刚好用的是0402封装的,结果就是这里的问题,改为0R电阻就好了,

2、图像干扰:这几天调试的样机在暗环境下噪点和条纹干扰是特别多,最后用示波器观察每路电压的纹波,简直是太大了

我目前想到的就是这些了,见笑了~~·

  • 0
  • 收藏
  • 举报
  • 分享
我来回复

登录后可评论,请 登录注册

所有回答 数量:8
鱼在空中飞 2017-09-24
控制噪声环路
0   回复
举报
发布
小布丁卡卡 2017-04-21
和我遇到的问题差不多,我做消费类产品,产品上有MIC和SPK,好几款产品都有噪音。 解决方式说一下:首先layout的时候电源和地去干扰。建议将WiFi和音频部分电源分开,不要使用一个电源。其次分割地,这两部分尽可能的将地分割,然后使用磁珠或者电阻连接,最好使用两个到三个磁珠或电阻。最后就是设备整体焊接完成的外部走线,这部分也很关键,毕竟现在为了节约成本,使用的线材质量确实一般般话。。
0   回复
举报
发布
guyuemao 2017-03-25
我也是做硬件的 以后请多多指教;P
0   回复
举报
发布
guyuemao 2017-03-25
顶一个 EMC EMI确实需要很深功底才能解决好 layout部分在网上看到一些介挺不错的,原文链接:http://bbs.liuxue86.com/34864.html 三、叠层设计   在成本许可的前提下,增加地线层数量,将信号层紧邻地平面层可以减少EMI辐射。对于高速PCB,电源层和地线层紧邻耦合,可降低电源阻抗,从而降低EMI。   四、布局   根据信号电流流向,进行合理的布局,可减小信号间的干扰。合理布局是控制EMI的关键。布局的基本原则是:   ●模拟信号易受数字信号的干扰,模拟电路应与数字电路隔开;   ●时钟线是主要的干扰和辐射源,要远离敏感电路,并使时钟走线最短;   ●大电流、大功耗电路尽量避免布置在板中心区域,同时应考虑散热和辐射的影响;   ●连接器尽量安排在板的一边,并远离高频电路;   ●输入/输出电路靠近相应连接器,去耦电容靠近相应电源管脚;   ●充分考虑布局对电源分割的可行性,多电源器件要跨在电源分割区域边界布放,以有效降低平面分割对EMI的影响;   ●回流平面(路径)不分割。   五、布线   ●阻抗控制:高速信号线会呈现传输线的特性,需要进行阻抗控制,以避免信号的反射、过冲和振铃,降低EMI辐射。   ●将信号进行分类,按照不同信号(模拟信号、时钟信号、I/O信号、总线、电源等)的EMI辐射强度及敏感程度,使干扰源与敏感系统尽可能分离,减小耦合。   ●严格控制时钟信号(特别是高速时钟信号)的走线长度、过孔数、跨分割区、端接、布线层、回流路径等。   ●信号环路,即信号流出至信号流入形成的回路,是PCB设计中EMI控制的关键,在布线时必须加以控制。要了解每一关键信号的流向,对于关键信号要靠近回流路径布线,确保其环路面积最小。   对低频信号,要使电流流经电阻最小的路径;对高频信号,要使高频电流流经电感最小的路径,而非电阻最小的路径(见图1)。对于差模辐射,EMI辐射强度(E)正比于电流、电流环路的面积以及频率的平方。(其中I是电流、A是环路面积、f是频率、r是到环路中心的距离,k为常数。) 数字电路PCB的EMI控制技术   因此当最小电感回流路径恰好在信号导线下面时,可以减小电流环路面积,从而减少EMI辐射能量。   ●关键信号不得跨越分割区域。   ●高速差分信号走线尽可能采用紧耦合方式。   ●确保带状线、微带线及其参考平面符合要求。   ●去耦电容的引出线应短而宽。   ●所有信号走线应尽量远离板边缘。   ●对于多点连接网络,选择合适的拓扑结构,以减小信 号反射,降低EMI辐射。   六、电源平面的分割处理   ●电源层的分割   在一个主电源平面上有一个或多个子电源时,要保证各电源区域的连贯性及足够的铜箔宽度。分割线不必太宽,一般为20~50mil线宽即可,以减少缝隙辐射。   ●地线层的分割   地平面层应保持完整性,避免分割。若必须分割,要区分数字地、模拟地和噪声地,并在出口处通过一个公共接地点与外部地相连。   为了减小电源的边缘辐射,电源/地平面应遵循20H设计原则,即地平面尺寸比电源平面尺寸大20H(见图2),这样边缘场辐射强度可下降70% 。 数字电路PCB的EMI控制技术   七、EMI的其它控制手段   1. 电源系统设计   ●设计低阻抗电源系统,确保在低于fknee频率范围内的电源分配系统的阻抗低于目标阻抗。   ●使用滤波器,控制传导干扰。   ●电源去耦。在EMI设计中,提供合理的去耦电容,能使芯片可靠工作,并降低电源中的高频噪声,减少EMI。由于导线电感及其它寄生参数的影响,电源及其供电导线响应速度慢,从而会使高速电路中驱动器所需要的瞬时电流不足。(http://www.diangon.com/版权所有)合理地设计旁路或去耦电容以及电源层的分布电容,能在电源响应之前,利用电容的储能作用迅速为器件提供电流。正确的电容去耦可以提供一个低阻抗电源路径,这是降低共模 EMI的关键。   2. 接地   接地设计是减少整板EMI的关键。   ●确定采用单点接地、多点接地或者混合接地方式。   ●数字地、模拟地、噪声地要分开,并确定一个合适的公共接地点。   ●双面板设计若无地线层,则合理设计地线网格很重要,应保证地线宽度>电源线宽度>信号线宽度。也可采用大面积铺地的方式,但要注意在同一层上的大面积地的连贯性要好。   ●对于多层板设计,应确保有地平面层,减小共地阻抗。   3. 串接阻尼电阻   在电路时序要求允许的前提下,抑制干扰源的基本技术是在关键信号输出端串入小阻值的电阻,通常采用22~33Ω的电阻。这些输出端串联小电阻能减慢上升/下降时间并能使过冲及下冲信号变得较平滑,从而减小输出波形的高频谐波幅度,达到有效地抑制EMI的目的。   4.屏蔽   ●关键器件可以使用EMI屏蔽材料或屏蔽网。   ●对关键信号的屏蔽,可以设计成带状线或在关键信号的两侧以地线相隔离。   5.扩频   扩展频谱(扩频)的方法是一种新的降低EMI的有效方法。扩展频谱是将信号进行调制,把信号能量扩展到一个比较宽的频率范围上。实际上,该方法是对时钟信号的一种受控的调制,这种方法不会明显增加时钟信号的抖动。实际应用证明扩展频谱技术是有效的,可以将辐射降低7到20dB。   6.EMI分析与测试   ●仿真分析   完成PCB布线后,可以利用EM I仿真软件及专家系统进行仿真分析,模拟EMC/EMI环境,以评估产品是否满足相关电磁兼容标准要求。   ●扫描测试   利用电磁辐射扫描仪,对装联并上电后的机盘扫描,得到PCB中电磁场分布图(如图3,图中红色、绿色、青白色区域表示电磁辐射能量由低到高),根据测试结果改进PCB设计。 数字电路PCB的EMI控制技术
0   回复
举报
发布
dxl1120 2017-03-17
请问 用示波器观察每路电压的纹波 每路电压的每路指的是什么 请解惑下 谢谢
0   回复
举报
发布
Kiteyi 2015-12-24
谢谢分享!!
0   回复
举报
发布
彼岸花 2015-12-16
谢谢分享
0   回复
举报
发布
balala 2015-12-14
EMI确实让人头疼
0   回复
举报
发布
x
收藏成功!点击 我的收藏 查看收藏的全部帖子