实时信号处理要求巨大的计算量和超高的计算速度,而现在的单片DSP很难满足要求,因此必须采用合理的多DSP并行计算结构。图像信息处理的特点要求处理节点具有大的I/ O带宽,以实现高数据吞吐能力。通用的系统还必须支持多种算法,应能根据不同并行算法的要求灵活地改变多DSP并行计算的拓扑结构,并提供方便多样的相互通信手段。已有的4片TS201并行处理结构在DSP簇配置方面相对灵活,但往往仅选用1片FPGA,由于管脚资源的限制,系统可重构性不好,也不能充分发挥FPGA强大的运算处理优势,虽然成本低,设计实现简单,但综合处理能力不可能很高。
实时信号处理要求巨大的计算量和超高的计算速度,而现在的单片DSP很难满足要求,因此必须采用合理的多DSP并行计算结构。图像信息处理的特点要求处理节点具有大的I/ O带宽,以实现高数据吞吐能力。通用的系统还必须支持多种算法,应能根据不同并行算法的要求灵活地改变多DSP并行计算的拓扑结构,并提供方便多样的相互通信手段。已有的4片TS201并行处理结构在DSP簇配置方面相对灵活,但往往仅选用1片FPGA,由于管脚资源的限制,系统可重构性不好,也不能充分发挥FPGA强大的运算处理优势,虽然成本低,设计实现简单,但综合处理能力不可能很高。