基于AD8302的PA非线性补偿方案

 射频功率放大器是发射机系统中非线性最强的器件，特别是为了提高功率效率，射频功放基本工作在非线性状态，因此线性化功率放大器设计技术己成为线性化发射机系统的关键技术。由于调制方式的改变，导致射频发射端PA（Power-Amplifier）要求更高的线性度。由此，引入了DPD（Digital Pre-Distortion）技术来提高PA的AM－AM、AM－PM的线性度。在采用一般的DPD技术时，通常需要对PA输出信号的反馈回路上进行下变频和滤波处理，增加了较多的硬件资源。本文提出一种基于AD8302芯片的PA非线性的补偿方案，可应用于宽带直放站设备的功率放大器补偿方案。

设计概述
1基本算法推导
假设基带信号：x(t)，上变频信号到射频，载波频率为。那么射频信号为：

（1）
其中，Φ=f，为相位误差；A=A/(G＊x(t))，为信号输出和输入幅度比值；为功放的增益。可以在基带侧进行I/Q两路的补偿，则：
△I+j△Q=Aexp（jΦ） （2）
假设输入的信号基带为I+jQ=Aexp(jα)，那么和补偿量相乘得到补偿后的结果：

（3）

2芯片AD8302介绍
AD8302的结构主要两个demodulating log amps，其目的是将信号的包络的大小用dB来衡量。AD8302有很多种工作模式：测量、比较和控制。这里主要使用比较的功能。将A，B两路信号通过分别通过各自的log amps，再进行相减。公式如下：
（4） 
其中，Vslp是表示斜率，30mv/dB左右；相位斜率10mv/degree，具体值可以在手册中查到。
对于AM的补偿可以在基带进行也可以在中频中进行。而在选频直放站中使用AD8302，基带补偿不可实现，因为该芯片无法区分通道，只对射频信号的包络进行测量，所以只能在中频中补偿，因为各个通道的信号在中频中都已经合并成一个信号。
AD8302输入端信号的包络的频率必须小于30MHz，也就是说基带信号的频率必须小于30MHz。
3系统框图
图１是方案的基本框图。其中，IF表示中频，FPGA接口出采样频率要求100MHz附近，这个频率FPGA基本能实现，而且高的采样对于补偿精度有提高。对于模拟部分的回路延时不予考虑，只考DAC和ADC两个器件的延时。
图1中的第一路为经过补偿后的信号通路，作为正常的输出信号。第二路为没有经过补偿的信号通路，作为参考信号，来和功放输出端比较。
图1中的衰减器的衰减和功放的增益要严格一致。

图1 系统基本框图
图２是FPGA内部的基本结构图，补偿在DUC之后。整个流程如下。
首先，系统一开始补偿表项LUT的补偿值为零，两路I/Q在延时上严格一致，使外部AD8302芯片两路输入比较信号同时到达。由于比较的结果是对数，需要对对数进行指数变换，得到实际差值，然后再进入CORDIC（coordinate rotation digital computer）模块，将极坐标信号转化为I/Q两路信号，再放入到LUT中，地址为Delay2的输出，Delay2延时为整个信号从DUC到回路到CORDIC的输出的延时。

图２ FPGA内部结构框图