上拉，也就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。FPGA典型是IO口很多，如果没对IO做上拉或者下拉，其电平也是未知的，本帖通过一个二输入与门实例来验证这现象。
首先上板子的外设连接图：
这是LED的，可以看出是低电平点亮，高电平不亮，按键则是直接连地。
接下来我们打开ISE，画好原理图，
先指出NAC应该写成NPC的。
NPA表示未上拉的引脚，从下面的约束文件可以看出；
接下来综合一下，看看有无语法错误，如果有就改正，没有就可以进行下一步：
看到综合通过了，我们就建立一个约束文件，我们采取直接文本编写方法，这样快速的多；内容如下：
NET "NPC" LOC = "p68" ; NET "C" LOC = "p78" ; NET "NPA" LOC = "p75" ; NET "NPB" LOC = "p76" ; NET "A" LOC = "p69" ; NET "B" LOC = "p74" ; NET "A" PULLUP; NET "B" PULLUP;接下来就是编译、布线等操作，结果如下：
之后生成二进制文件，烧录进去，此处不说；看看效果：
可以看到一烧录进去对应加上拉的按键就不亮，表示此时输出高电平(最左边led对应的引脚是P68，接着是P78，p83,p89；
按键从左至右第二排的引脚分别是p74,p69,p76,p75；
通过图片可以看出来，不加上拉的几个按键，无论怎么按下，对应led都是亮的，而加了上拉，就表现出与门的特性。
本次测试芯片：Xilinx Spartan XC3S500E；
Xilinx的片子支持上拉和下拉，而Altera只支持若上拉，对于按键外设集成上拉，芯片设置上拉没什么用，但是外部没集成，内部的上拉和下拉就有关键性作用。
楼主，你是按键直接接的LED和地之间么？
那这个验证是说IO不设置上拉就不能正常使用的意思么~~~ 没太明白~
不错~~~~！！！！！！