电子工程师技术服务社区
公告
登录
|
注册
首页
技术问答
厂商活动
正点原子
板卡试用
资源库
下载
文章
社区
论坛
综合技术专区
RISC CPU设计中状态机的状态问题
RISC CPU设计中状态机的状态问题
maoyingqin
LV0工程师
| 2013-05-26 13:41:00
浏览量 987
回复:4
发表新帖
利用FPGA设计cpu,其中状态机的当前状态由8个时钟周期构成,每个时钟周期要完成固定的操作,第二个时钟和第六个时钟是空操作,请问空操作的作用是什么?
利用FPGA设计cpu,其中状态机的当前状态由8个时钟周期构成,每个时钟周期要完成固定的操作,第二个时钟和第六个时钟是空操作,请问空操作的作用是什么?
0
收藏
举报
分享
×
微信分享
扫描二维码分享
qq分享
QQ空间分享
微博分享
我来回复
登录后可评论,请
登录
或
注册
所有回答
数量:
4
闭上眼睛就是天黑
2015-09-09
谢谢分享
0
回复
举报
发布
Eagleson
2015-07-03
延时作用,一般的空操作都是这个作用
0
回复
举报
发布
小天
2014-04-02
这是啥啊
0
回复
举报
发布
海豚
2014-03-24
老大 我也来刨根了
0
回复
举报
发布
×
举报
举报人:
被举报人:maoyingqin
*
类型:
请选择类型
问题质量差
垃圾广告信息
偏离社区主题
违规内容
不友善内容
与社区已有问题重复
以上选项都不是
*
详细原因:
取消
提交
x
收藏成功!点击
我的收藏
查看收藏的全部帖子