头像-12139

Eagleson[size=4] 日拱一卒，功不唐捐 为者常成，行者常至 [/size] 兰生幽谷,不为莫服而不芳;舟行江海,不为莫乘而不浮;君子行义,不为莫知而止休

  • 广东省深圳市
  • 单片机 嵌入式 FPGA/CPLD LED/显示
  • 工控电子

个人成就

获得 236 次赞

帮助过488人

他的上传210 丨 他的下载0

第7章 逻辑验证与Testbench 编写.pdf

《设计与验证verilog+hdl》一书的第七章 ，推荐一下，想学习testbench的可以作为一个不错的参考

mbed 中国.rar

中文版ST7290驱动的12864LCD手册.pdf

GPIO模式详解.pdf

gpio模式详解  ---重点讲解 推挽输出 开漏输出  上拉输入 三种模式

modbus功能码及格式.doc

modbus功能码及格式的一点小资料

FPGA中FIFO的配置.docx

详细的一步一步介绍了fifo的设计和使用

clk_change.rar

debussy是一套很好的verilog/vhdl调试工具，可以帮助设计者快速理解复杂的设计，查找和定位设计中存在的问题，提高效率 同时，利用debussy软件还可以很方便的查看仿真波形，比如说可以查看由hsim仿真产生的fsdb文件 先给个debussy软件的安装说明，感兴趣的可以下来看看 debussy安装步骤_百度文库 http://wenku.baidu.com/link?url=j1k_4xjq9tbikzgm4e0f-fs5zuxdot4jpszuqrwyxzkxp6iod_mi17yyctc8tnsg0_60nprqwhnelqdf2hrbxv-l_llvtnpohbwdhupsbau 此次仍然是基于上次的工程上的修改，接下来是详细的步骤了。 将d: novasdebussyshareplimodelsim_fli54winntnovas_fli.dll和novas.vhd复制到当前文件夹下 修改sim.do文件和modelsim.bat文件 -c 是关掉了modelsim的界面显示  我们这里需要编译novas.vhd文件是由于 vhdl fli (foreign language interface)和verilog pli (programming language interface)不同的地方在于，当你自己提供由c写的function给simulator使用的时候，verilog pli会自己到所提供的dll去找是否有此function，但vhdl fli需要自己去提供mapping的动作，告訴simulator哪一個function对应dll内哪一个function，novas.vhd就是提供这个mapping的角色。 修改tb文件 新建一个deb.bat文件 先运行modesim.bat文件可以看到 我们可以在文件目录下看到 在运行 deb.bat 手动添加我们要观察的波形 放大我们要观察的位置 至此基于debussy的仿真步骤就完了。 debussy的优点： 快速查看文档结构 快速查看工程fsm 快速跟踪信号   缺点： debussy早已不在wind

代码阅读之道.txt

简介： 内容不是很多，都是一些精炼的在代码阅读过程中的心得和经验。个人推荐一下，很不错。适合新手学习，高手简单看下也能有一些收获吧。