头像-12139

Eagleson[size=4] 日拱一卒，功不唐捐 为者常成，行者常至 [/size] 兰生幽谷,不为莫服而不芳;舟行江海,不为莫乘而不浮;君子行义,不为莫知而止休

  • 广东省深圳市
  • 单片机 嵌入式 FPGA/CPLD LED/显示
  • 工控电子

个人成就

获得 236 次赞

帮助过488人

主题226 丨 回帖981

Cyclone IVE系列FPGA的DDR2设计总结

觉得不错可以点赞也可以关注哈哈

Cyclone IVE系列FPGA的DDR2设计总结

觉得不错可以点赞也可以关注哈哈

UE添加VHDL语言着色、折叠

O(∩_∩)O谢谢

BeMicro Max10 资料

O(∩_∩)O谢谢

UE添加VHDL语言着色、折叠

不能本末倒置哟

使用UE实现modelsim对FPGA文件编译

一起来交流,学习

云汉达人直播第一期：石松花椒风采

围观看看~

使用UE实现modelsim对FPGA文件编译

O(∩_∩)O哈哈~~

UE添加VHDL语言着色、折叠

O(∩_∩)O哈哈~

UE添加VHDL语言着色、折叠

是啊