Eagleson[size=4] 日拱一卒，功不唐捐 为者常成，行者常至 [/size] 兰生幽谷,不为莫服而不芳;舟行江海,不为莫乘而不浮;君子行义,不为莫知而止休
- 广东省深圳市
- 单片机 嵌入式 FPGA/CPLD LED/显示
- 工控电子
个人成就
获得 236 次赞
帮助过488人
3
13
在ModelSim中增加Xilinx库的方法
现在，由于很多人都是单独装Xilinx和Modelsim，因此，在用到一些芯片厂家如Xilinx的仿真库时，遇到Library没找到的情况；因为Modelsim本身并不自带各FPGA厂家的仿真库，因此就必须自己手动编译这些库。 ...
关于FPGA/CPLD板块添加仿真模块建议的征求
建议FPGA板块开辟一个modelsim的仿真板块，仿真在FPGA设计和应用中有着非常重要的意义，不知道大家平时都用什么仿真工具，仿真平台。好的仿真对于通信的调试也是非常有帮助的！希望喜欢FPGA的朋友们一起交流
淡逻辑设计的学习
王钿《淡逻辑设计的学习》 学习逻辑设计首先要有项目挂靠，如果你觉得未来一段时间你都不可能有的话，接下来的内容你就没有必要再看了，花的时间再多也只能学到皮毛--很多细节的问题光写代码是发现不到的。而...
[笔记]DSP中的堆heap和栈stack
关于C6000DSP堆和栈有如下区别： stack- 又称系统栈(systemstack)，用于： 保存函数调用后的返回地址; 给局部变量分配存储空间; 传递函数参数; 保存临时结果; heap- ...
[笔记] Fmax的计算公式 ---FPGA
Fmax是讨论timing最基本的观念，本文记下Altera对于Fmax的计算公式。 fmax:电路所能跑的最高频率 Tclk：电路所能跑的最短周期 Tco：(clktooutput delay)在clk上升沿时，Data经...
[笔记]如何UltraEdit显示VHDL的语法高亮呢?
UltraEdit预设不支持VHDL语言，如何UltraEdit显示VHDL的语法高亮呢? 可以到http://www.ultraedit.com/downloads/extras.html下载关于VHDL的语言支持 wordfile文件。
大型设计中 FPGA 的多时钟设计策略
大型设计中FPGA的多时钟设计策略 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数...
以太网控制器ENC28J60编程[笔记]
在嵌入式系统中，以太网控制器通常也是研究热点之一，MicroChip公司的ENC28J60在嵌入式系统中应用价值较高，该芯片集成了MAC控制器和PHY，使用SPI接口，适合在引脚资源比较紧张的嵌入式系统中加入以太网连接功能，本...