Eagleson[size=4] 日拱一卒，功不唐捐 为者常成，行者常至 [/size] 兰生幽谷,不为莫服而不芳;舟行江海,不为莫乘而不浮;君子行义,不为莫知而止休
- 广东省深圳市
- 单片机 嵌入式 FPGA/CPLD LED/显示
- 工控电子
个人成就
获得 236 次赞
帮助过488人
3
13
Altera特殊管脚的使用（适用全系列Altera F...
1.I/O,ASDO 在AS模式下是专用输出脚，在PS和JTAG模式下可以当I/O脚来用。在AS模式下，这个脚是CII向串行配置芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚。在AS模式下,ASDO有一个内部的上拉电阻，一...
modelsim做仿真 Iteration limit err
有时候在用modelsim做仿真的时候，会出现这个错误：Error:(vsim-3601)Iterationlimitreachedattime55445ns.翻译一下，就是，在55445ns的时候，超出了迭代的限制。一般modelsim的迭代限制为5000次。 可以看到，默...
Cyclone IVE系列FPGA的DDR2设计总结
本帖最后由Eagleson于2017-1-520:45编辑 根据CycloneIVE的手册，在进行DDR2设计时，FPGA的管脚分配是要有所考虑的，而不能随意分配。 首先，对DDR2的信号引脚做一下说明。这里以W9751G6KB（8Meg×16bit×4banks...
Cyclone IV 器件上电复位电路
本帖最后由Eagleson于2016-12-2813:40编辑 FPGA的PS配置主要分为三个过程：复位、配置和初始化过程。在配置之前，还有一个POR过程，即一上电FPGA经过一个POR后才开始整个配置流程。而POR的时间可以控制，通过控制...
使用UE实现modelsim对FPGA文件编译
实现modelsim对VHDL文件编译。ue为用户保留了很多应用程序接口，可以将编译器链接到UE中。因为平时的工程都是写好代码先用modelsim仿真，所以选择使用modelsim的vcom程序对vhdl文件进行编译，我觉得这是UE一个非常好...
UE添加VHDL语言着色、折叠
本帖最后由Eagleson于2016-12-1919:19编辑 UE安装完毕后默认着色显示的只有11种，如果想自行添加对于VHDL文件类型的着色方案，可按以下步骤进行。1、登录UltraEdit的官方网站：http://www.ultraedit.com/index.ph...
关于 Quartus II 13.1中调用ModelSim-Alter...
新装了Quartus13.1及自带的ModelSim-Altera10.1d版本，在做仿真时调用ModelSim-Alteara，发现如下错误： can'tlaunchthemodelsim-altersoftware--thepathtothelocationoftheexecutablesforthemodelsim-alterasoft...
在8位CPU平台上,int类型还是4个字节吗?
注:此处为了便于阐明问题,认为C语言规定int类型数据为4个字节(当然事实并不是这样的). 在8位CPU平台上,int类型还是4个字节吗? 答案:在8位CPU平台上,int类型仍然是4个字节. 原因: int类型数据为几个字节与CPU...