头像-211101

day_day

  • 广东省广州市
  • 单片机、嵌入式
  • 消费电子

个人成就

获得 202 次赞

帮助过518人

生产X86架构CPU是要授权的么

这是显然的,不然兆 芯卖CPU何必非要套上VIA的丝印?C4610在国外卖是VIA的标,最新的KX系列更是不敢放出来,生怕还没成长起来就吃Intel的专 利大棒

哪种CPU架构才是未来的发展大热门

从目前来看是RISC-V架构。在高性能领域,基于RISC-V的多核异构十分有前景,因为无论是X86和ARM都会定制化核心有较高的门槛,不像RISC-V那样可以自由定制。ARM最近开始开放这个门槛,但是依然可以看到,大部分厂商依然在小框架内腾挪。海思的NPU、瑞芯微的RK1808,晶辰的A512D。X86更是最近才由一个非传统大厂——VIA推出专门为深度学习打造的X86芯片。尽管现在看来RISC-V指令集的基本指令太少,定制化分化及其厉害,可能无法统一生态。但是 不要忘记RISC-V还年轻。而X86,说长也不长,说短也不短,可能大部分人退休的那天RISC-V发展就跟如今的X86差不多年纪了。

FPGA的功耗是不是比较高

这是必然的,相比于做成硬核的单片机,同样的IP核,FPGA内部很多过长的走线,FPGA内部的布局不可能像单片机那么灵活。这些走线会消耗额外的功耗。

IAR的8K限制、32K限制都是说的什么意思?

编译出来的代码只能在8K/32K以内,其包含ROM内一些程序代码和部分需要初始化的RAM代码。

单片机休眠之前IO已经是低电平,设置为下降沿触发,进入休眠后

正常的逻辑下是是不会的,需要太高电平再拉低。但不排除有些单片机的逻辑电路并非这样设计,或者在进入休眠是会强行拉高引脚导致误产生下降沿。

单片机的p0p1什么意思?

PORT在51单片机中一组8个IO(PIN)组成一个PORT。之所以要这样组织是因为51是8位单片机,寄存器是8位的,IO口控制通过寄存器来。寄存器越多,总线越复杂,成本越高,因此必须尽量减少寄存器。让一个寄存器能够控制足够多的引脚IO,那就是8个了

IAR下,STM8用printf默认是不是不支持32位输出

如果printf无法直接输出的话,建议先用sprintf转换成字符串结构先

如何用降压模块给stm32供电从而带动舵机?

这么说吧,如果你是降到5V,然后一路供舵机、一路用AMS1117这种廉价降压芯片供单片机的话,舵机一转基本单片机就会掉电复位。最好是用DC降压模块,从单一路12V,两个降压模块分别降成两个独立的5V电源,GND最好还是隔离的。我之前用MP1584EN模块实现,效果还不错。小的模块还没有硬币大,直接焊在板子上了