無唁苡對
- 河北省
- 单片机 FPGA/CPLD
个人成就
获得 19 次赞
帮助过8人
关注了
1
1
关注者
0
0
vhdl的边沿触发
- 2018-08-30
如果进入条件语句后，比如满足if(cmd='1').....end if；里面是怎么执行的？它是在cmd=‘1’进入if条件语句，它是在cmd=‘1’结束条件语句，即使if里面的语句还没有执行完；还是说执行完条件语句里的所有语句在跳出if？？？
VHDL实现ram的读写
- 2018-08-29
我用ip核生成了一个双口ram，其中data_in对应ram的数据输出，data_out对应ram数据的输入，rcmd1对应ram的写使能，wradd对应写地址，rdress对应读地址，same=1时表示等于写入的数据，也就是表示数据写入ram成功。但是结果same一直等于0，为什么，数据没有写进去么？？
vhdl实现ram的读写
- 2018-08-29
data_out对应ram的输入，data_in对应ram的输出，rdress是读地址，wradd为写地址，rcmd1为写使能，same=‘1’表示数据写进去了。same一直等于0，为什么数据没写进去？？？？