夕阳血
获得 12 次赞
帮助过27人
Xilinx的DDR3核的用户接口是否有优先级？（配置为6口32bit模式）
现在发现在FPGA将DDR3的控制核改变为双口访问时会出现频率（外部的DDR3的频率）上不去，这是什么原因？
Xilinx官网的一些问题的解决方案好晦涩，有没有其他有关于Xilinx FPGA的技术论坛？
DDR3的地址线什么时候可以不加端接电阻？
Xilinx的FPGA有哪些板上调试的方法？
Xilinx的ISE有没有相应的系统性教学视频？
谁有FPGA的虚拟JTAG的学习资料或者视频教程？还有谁是这个方面的行家，可以加好友请教一下！
FPGA的虚拟JTAG怎么用？对应的TCL命令哪里可以查到？
