头像-8432

qiuqiu

  • 山东省青岛市
  • EMC/EMI
  • 通讯广播

个人成就

获得 12 次赞

帮助过273人

中断向量为什么要重定位?

中断向量为什么要重定位?

如何在ISE 中看到PAD TO PAD 的布线情况?

   如何在ISE 中看到PAD TO PAD 的布线情况?

现在的设计基本上都是同步设计的使用问题

  由于现在的设计基本上都是同步设计, 那么PAD TO PAD CONSTRAINT 在什么情况下使用?

ISE中的PAD TO PAD CONSTRAINT 的问题

  ISE中的PAD TO PAD CONSTRAINT 是否是包括输入输出的pad时延之和再加上输入输出之间的组合逻辑的时延?还是只是输入输出之间的组合逻辑的时延?

延迟问题啊

 在设计中, 往往需要对某个信号做一定(任意长)的延时, 有没有好的方法来实现?而不是采用类似移位寄存器的方法来延时. 

我是一个epld的初学者 究竟如何在fpga中使用这些资源?

  我是一个epld的初学者, 目前看到xilinx的Virtex-II中嵌入大量的资源如:powerpc、ram等, 究竟如何在fpga中使用这些资源?

用MaxplusII 软件设计完后的问题

用MaxplusII 软件设计完后, 用Delay Matrix查看延迟时间. 由于内部触发器的时钟信号用了一个输出引脚的信号, 譬如将一引脚ClkOut定义为Buffer, Clkout是一时钟信号, 然后反馈到内部逻辑, 内部逻辑用此信号作为时钟信号, 但用Delay Matrix, 却查看不到一些信号相应于ClkOut的延迟, 因为ClkOut是一Output引脚, 在Delay Matrix source 一栏中没有ClkOut信号, 如何解决这个问题?

导致MAXPLUS II 在时间分析时提示错误

在设计最初, 导致. 全局时钟引脚的时钟信号到各个触发器的延时最小, 将普通