guyuemao
获得 55 次赞
帮助过244人
detect_module.v 是电平检测的功能模块 。因为电平检测模块是非常敏感,在复位的一瞬间,电平容易处于不稳的状态,我们需要延迟 100us。 isEn = 1 寄存器是表示 100us 的延迟已经完成。电平检测有必要延迟100us吗?
电路疑问,加上10Ω电阻之后,变压器、MOS管发热腻害,有前辈知道原因吗?http://cf05.ickimg.com/bbsimages/201703/bcab456d8131e4ac4897fd1388666f63.jpg
FPGA/CPLD怎么验证是否正常工作? 现在手头上有一块板子,里面有FPGA/CPLD电路,芯片是Spartan-6系列的,现在已经有此芯片的FLASH烧写程序,也通过烧写器烧进flash,焊上,示波器却没量到都是高电平,不知道FPGA/CPLD电路到底有没有正常工作,现在借了一个仿真器(下载器),ISE软件也下载了,能通过软件、下载器判断芯片是不是正常的吗?还是必须要有工程文件才能判断?
同批次同硬件,系统的板子,能不能把其中flash的系统程序读出来,烧到其他板子的flash?,指的其他板子是指同一型号的同一批次的板子,不存在处理器结构差异问题,都是MIPS核;我们生产的时候,烧的是bin文件系统,里面应该是包括uboot,参数,kernel,rootfs等等,想问的是能不能把这个系统(二进制镜像系统)读出来,这样的话如果某个板子上的程序调试OK,其他板子不OK,就可以先把系统读出来,再烧到其他板子上去了。